No obstante, las t\u00e9cnicas para mejorar el rendimiento en los sistemas Numa y en los paisajes distribuidos son similares.<\/p>\n
All\u00ed SAP<\/span>-Como las aplicaciones manejan a menudo varios cientos de gigabytes o incluso terabytes de datos, es esencial un acceso eficiente a la memoria principal. Este art\u00edculo se centra en este aspecto:<\/p>\n SAP<\/span> present\u00f3 en Sapphire 2012, en Orlando, un sistema que permite ejecutar consultas anal\u00edticas en un sistema distribuido de Hana<\/span>-Se procesa una BD de 100 nodos con un total de 100 TB de memoria principal agregada.<\/p>\n Distribuci\u00f3n t\u00edpica Hana<\/span>-paisajes tienden a utilizar de cinco a diez nodos de servidor. Sin embargo, est\u00e1 claro que en un entorno de servidores distribuidos, la atenci\u00f3n se centra m\u00e1s en la distribuci\u00f3n eficaz de datos y peticiones y en la comunicaci\u00f3n eficiente en red que en el acceso eficiente a la memoria principal.<\/p>\n Los sistemas de servidor modernos disponen de varios procesadores (o CPU) en su placa de circuitos, normalmente de una a cuatro CPU en los sistemas de sobremesa de Intel<\/span>mientras que en Intel<\/span>-servidores, se pueden encontrar de dos a ocho CPU. Los procesadores se conectan a la placa a trav\u00e9s de un z\u00f3calo.<\/p>\n Cada una de estas CPU suele contener varios n\u00facleos en los que se realizan los c\u00e1lculos. Las CPU modernas de Intel contienen entre dos y diez n\u00facleos. En total, los grandes servidores tienen hasta 80 n\u00facleos disponibles para el procesamiento de datos.<\/p>\n Dado que, por razones t\u00e9rmicas entre otras, la frecuencia de reloj de los n\u00facleos no puede aumentar m\u00e1s, el n\u00famero de n\u00facleos en los servidores aumentar\u00e1 a\u00fan m\u00e1s en los pr\u00f3ximos a\u00f1os. Las CPU y la memoria principal est\u00e1n conectadas entre s\u00ed mediante un sistema de bus.<\/p>\n Si los c\u00e1lculos de una solicitud pueden distribuirse entre muchos n\u00facleos, se plantea la cuesti\u00f3n de c\u00f3mo se transportan los datos a los n\u00facleos. B\u00e1sicamente, aqu\u00ed hay dos alternativas a nivel de la arquitectura del procesador (Hennessy y Patterson, 2012):<\/p>\n Puesto que en la Intel<\/span>-sistemas contienen varios n\u00facleos en un procesador, esto da lugar a una arquitectura Numa a nivel de procesador, pero a un SMP<\/span>-sistema a nivel de cada procesador.<\/p>\n Este \u00faltimo tambi\u00e9n se denomina multiprocesador de chip (CMP). Ejemplos SMP<\/span>-son Intel Pentium D, Intel Itanium, IBM Power<\/span>Sun UltraSparc T2 o SGI MIPS, mientras que ejemplos de arquitecturas Numa son las CPU Intel Nehalem o AMD<\/span> Las CPU Opteron (y sus sucesoras) lo son.<\/p>\n El SAP<\/span>-Hana<\/span>-DB se desarroll\u00f3 en cooperaci\u00f3n con Intel<\/span> para la ejecuci\u00f3n en corriente Intel<\/span>-Procesadores Xeon. Por ejemplo, el Hana<\/span>-DB el ESS<\/span>-Extensiones de Intel<\/span>-procesadores para procesar m\u00faltiples elementos en paralelo en una instrucci\u00f3n de m\u00e1quina.<\/p>\n Dado que estos Intel<\/span>-procesadores se basan en una arquitectura Numa, el c\u00f3digo del Hana<\/span>-DB puede optimizarse para esta arquitectura. A continuaci\u00f3n, se discuten algunos escenarios en los que los efectos de Numa en la Hana<\/span>-DB son relevantes y c\u00f3mo Hana<\/span>-DB puede manejarlo.<\/p>\n Cuando una solicitud llega al Hana<\/span>-DB, esta petici\u00f3n se asigna primero a un hilo. En general, los hilos permiten un procesamiento concurrente ligero de m\u00faltiples peticiones (en comparaci\u00f3n con los procesos del sistema operativo).<\/p>\n Los hilos activos se muestran en un momento dado exactamente en un N\u00facleo<\/span> ejecutada. Durante el procesamiento de una consulta, la base de datos debe asignar memoria en la mayor\u00eda de los casos, por ejemplo para recoger el resultado de la consulta para la aplicaci\u00f3n de base de datos. A continuaci\u00f3n, la memoria debe asignarse en la zona de memoria disponible para el procesador y la base de datos. N\u00facleo<\/span> para que los accesos a memoria no se retrasen por accesos a memoria remota.<\/p>\n Los sistemas operativos modernos ya tienen en cuenta las arquitecturas Numa: tanto Microsoft Windows<\/span> 7 o Windows Server 2008R2, as\u00ed como Linux<\/span> (a partir del kernel 2.5) intentan asignar memoria en el \u00e1rea asignada al procesador del hilo o proceso del sistema operativo. De este modo, las aplicaciones se benefician autom\u00e1ticamente de las optimizaciones del sistema operativo.<\/p>\n Cabe se\u00f1alar aqu\u00ed que las soluciones de virtualizaci\u00f3n como VMware ESX se abstraen del hardware f\u00edsico. Dado que el software trabaja con CPU l\u00f3gicas y una capa de virtualizaci\u00f3n para la memoria, las optimizaciones para una arquitectura Numa en un sistema virtualizado pueden incluso provocar efectos negativos.<\/p>\n La gesti\u00f3n autom\u00e1tica de memoria del sistema operativo puede tener efectos indeseables si una aplicaci\u00f3n gestiona ella misma la memoria para evitar costosas llamadas al sistema al asignar y liberar memoria. Entonces la memoria puede estar presente en la zona equivocada cuando se reutiliza la memoria. Pr\u00e1cticamente todas las bases de datos implementan su propia gesti\u00f3n de memoria que funciona a nivel de aplicaci\u00f3n.<\/p>\n Otro efecto es que un hilo asigna memoria (localmente), pero muchos otros hilos quieren trabajar con esta memoria.<\/p>\n Como ejemplo, considere la memoria de una columna: Esta memoria se asigna una vez cuando la columna se carga en la memoria principal, pero muchas peticiones leen los datos de la columna.<\/p>\n En los dos escenarios mencionados, la gesti\u00f3n de la memoria a nivel de aplicaci\u00f3n y el acceso a la memoria por parte de muchos hilos, puede ayudar una programaci\u00f3n eficaz de los hilos. Tambi\u00e9n en este caso, los sistemas operativos modernos implementan estrategias para ejecutar hilos en los que se asignan los datos utilizados.<\/p>\n Esto puede ir tan lejos que un hilo puede ser iniciado por un N\u00facleo<\/span> se traslada a otra para poder procesar los accesos desde la memoria local. Sin embargo, el sistema operativo alcanza l\u00edmites en los que, por ejemplo, el conocimiento del sistema de bases de datos puede llevar a tomar mejores decisiones sobre los resultados.<\/p>\n En la secci\u00f3n anterior se analizaron estrategias sobre arquitecturas Numa, que est\u00e1n disponibles para cualquier aplicaci\u00f3n en servidores modernos y sistemas operativos modernos.<\/p>\n Sin embargo, estas t\u00e9cnicas por s\u00ed solas conducen a decisiones sub\u00f3ptimas porque no se pueden tener en cuenta las caracter\u00edsticas espec\u00edficas de un sistema de base de datos. Las posibilidades de optimizaci\u00f3n espec\u00edficas de las bases de datos en el Hana<\/span>-DB se aborda en esta secci\u00f3n.<\/p>\n Como ya se ha indicado, el Hana<\/span>-Por razones de eficiencia, la base de datos utiliza una gesti\u00f3n de memoria que se basa en la gesti\u00f3n de memoria del sistema operativo. Normalmente, la memoria no se devuelve al sistema operativo cuando se libera en el c\u00f3digo de la base de datos.<\/p>\n Al mismo tiempo, se reutiliza la memoria ya asignada. Por un lado, esto deber\u00eda reducir la fragmentaci\u00f3n de la memoria principal, pero tambi\u00e9n el n\u00famero de llamadas al sistema operativo. En este punto, se abren posibilidades para explotar las propiedades espec\u00edficas de una arquitectura Numa:<\/p>\n Cuando un hilo solicita memoria, se proporciona memoria local del procesador al hilo para que los accesos a esta memoria sean realizados por el servidor de memoria local.Controlador<\/span> se procesan y se alivian los buses de memoria entre los procesadores. Esta estrategia parece especialmente \u00fatil en escenarios en los que la memoria es utilizada por subprocesos en el mismo procesador.<\/p>\n 2. en algunos casos, sin embargo, parece tener m\u00e1s sentido distribuir la memoria solicitada entre varios procesadores. En los sistemas actuales, en determinados escenarios, la memoriaControlador<\/span> representan un cuello de botella. En estos casos, tiene m\u00e1s sentido distribuir tanto la memoria como los hilos que la utilizan entre distintos procesadores. De esta forma, por ejemplo, al acceder a columnas grandes y de uso frecuente, se puede evitar el cuello de botella.<\/p>\n En muchos casos, un sistema operativo moderno toma una buena decisi\u00f3n en cuanto a qu\u00e9 hilos en qu\u00e9 N\u00facleo<\/span> deben ejecutarse.<\/p>\n La decisi\u00f3n tiene en cuenta si todav\u00eda hay n\u00facleos en un procesador que no est\u00e1n realizando ning\u00fan c\u00e1lculo en ese momento, el estado de actividad de los n\u00facleos y procesadores individuales (para ahorrar energ\u00eda, merece la pena agrupar el trabajo en procesadores individuales y desactivar otros procesadores), si los procesadores individuales est\u00e1n funcionando actualmente \"overclockeados\" (TurboBoost a Intel<\/span>) y a qu\u00e9 datos accede un hilo.<\/p>\n Adem\u00e1s de esta decisi\u00f3n autom\u00e1tica del sistema operativo, un desarrollador de aplicaciones puede influir en la asignaci\u00f3n de hilos a procesadores o n\u00facleos.<\/p>\n B\u00e1sicamente, las posibilidades de optimizaci\u00f3n asociadas en la programaci\u00f3n de los hilos en el sistema dependen de la gesti\u00f3n de la memoria:<\/p>\n\u00bfQu\u00e9 es Numa?<\/h3>\n
\n
\nEn esta arquitectura, el tiempo de acceso a una direcci\u00f3n de memoria es el mismo para todas las direcciones y para todos los n\u00facleos. Esta arquitectura se muestra en la Figura 2. Las cach\u00e9s se asignan localmente a cada procesador. A la memoria principal se accede a trav\u00e9s de un Autob\u00fas<\/span>compartida por todos los procesadores. En esta arquitectura, el Bus de memoria<\/span> se convierten en un cuello de botella, ya que las operaciones de lectura que no pueden ser atendidas por la cach\u00e9 local y todas las operaciones de escritura pueden realizarse en la cach\u00e9 com\u00fan. Bus de memoria<\/span> necesitan acceder.<\/li>\n
\nEn esta arquitectura (Figura 3), los procesadores tienen asignadas tanto las cach\u00e9s como la memoria local. Para un procesador, acceder a la memoria local es m\u00e1s r\u00e1pido que acceder a la memoria de otro procesador porque los accesos remotos se realizan a trav\u00e9s de un Bus de memoria<\/span> deben procesarse. Para los programas de aplicaci\u00f3n, la asignaci\u00f3n de memoria f\u00edsica a los procesadores individuales no es directamente reconocible - trabajan como en un SMP<\/span> con un espacio de direcciones homog\u00e9neo.<\/li>\n<\/ol>\n\u00bfEs Numa relevante para Hana?<\/h3>\n
Soporte Numa en Hana<\/span><\/h3>\n
Gesti\u00f3n del almacenamiento<\/h3>\n
Programaci\u00f3n de trabajos<\/h3>\n
\n